Công nghệ FA CMP cho cổng điện môi/kim loại hằng số điện môi cao

Công nghệ cổng điện môi và kim loại hằng số điện môi cao (sau đây gọi là HKMG) cho phép luật của Moore tiếp tục ở nút 45/32nm. Quá trình HKMG hiện tại có hai sơ đồ tích hợp chính, cụ thể là "Cổng thứ nhất" và "Cổng sau". [Cổng "cũng được gọi là cổng có thể thay thế (sau đây gọi là RMG). Khi sử dụng quy trình này, điện môi cổng điện môi cao không cần phải trải qua bước nhiệt độ cao, vì vậy VT bù là nhỏ và Độ tin cậy của chip cao hơn. Do đó, ngành công nghiệp có xu hướng chọn quy trình RMG hơn khi sản xuất chip hiệu suất cao. Tuy nhiên, quy trình RMG liên quan đến nhiều bước quy trình và đối mặt với nhiều khó khăn và thiết kế hơn. Một trong những khó khăn là Độ phẳng là vô cùng khó khăn để đạt được.

Dòng chảy quá trình RMG điển hình bao gồm (Hình 1): sự hình thành cấu trúc cổng polysilicon tạm thời, sự lắng đọng của oxit silicon điện môi xen kẽ đầu tiên (ILD0) Etching loại bỏ cổng polysilicon. Polar, lắng đọng vật liệu chức năng làm việc, lắng đọng nhôm kim loại và đánh bóng cơ học hóa học của nhôm kim loại. Là một trong những bước tiến trình của RMG, đánh bóng cơ học hóa học ILD0 là rất quan trọng đối với sự hình thành trơn tru của cấu trúc HKMG.

Do cấu trúc cổng đòi hỏi điều khiển kích thước rất nghiêm ngặt (WIW và WID), việc thiếu quá trình kiểm soát nghiêm ngặt độ dày đánh bóng cuối cùng sẽ dẫn đến một loạt các vấn đề tích hợp quá trình như dao động điện trở cổng và làm đầy đủ cổng. Tiếp xúc nguồn/thoát nước và nhiều hơn nữa. Những vấn đề này cuối cùng sẽ làm hỏng hiệu suất của chip. Để đảm bảo hiệu suất và độ tin cậy tuyệt vời của chip, quy trình sản xuất phải kiểm soát chặt chẽ sự khác biệt về độ dày của WIW, WID và WTW.

Các vật liệu ứng dụng đã phát triển thành công quy trình CMP ba bước trên máy Reflexion® LK để giải quyết các vấn đề kiểm soát độ dày WIW, WID và WTW trong quá trình đánh bóng cơ học hóa học ILD0. Bước đầu tiên (P1), mài sẽ loại bỏ hầu hết các vật liệu điện môi ILD0; Bước thứ hai (P2), tiếp tục mài với FA, dừng lại sau khi liên hệ với lớp nitride silicon trong khu vực cổng; Bước thứ ba (P3), cổng lớp nitride silicon trong khu vực bị mòn hoàn toàn và cổng polysilicon bị lộ hoàn toàn. Hình 2 cho thấy toàn bộ quá trình loại bỏ hạt silica ở vùng rãnh trong ILD0 CMP.

chi tiết thí nghiệm

Các vật liệu ứng dụng 'Máy mài LK LK được áp dụng bao gồm đĩa mài FA và hai đĩa mài xoay tiêu chuẩn, sử dụng đầu mài đường viền Titan điều khiển áp suất trong năm vùng riêng biệt (Hình 3). Đĩa mài FA được trang bị một cuộn mài mòn cố định Slurryfreetm và miếng đánh bóng cơ sở P6900 Slurryfree từ 3M. Đĩa mài bùn được trang bị miếng đánh bóng IC1010TM được sản xuất bởi Dow Chemical Co., Ltd. và một bàn chải sửa chữa miếng đánh bóng được sản xuất bởi Công ty 3M. P1 sử dụng một slurry silica bán sperser SS-12 do Cabot Corporation sản xuất; P2 sử dụng bùn FA; và P3 sử dụng một bùn chuyên dụng.

Bài viết này sẽ thống nhất việc sử dụng cấu trúc cổng đơn giản hóa (Hình 4) để đánh giá hiệu suất của các quy trình khác nhau. Cấu trúc của vùng cổng là từ trên xuống dưới: silicon oxit/silicon nitride/polysilicon/oxit cổng/silicon tinh thể đơn và [rãnh "đề cập đến vùng giữa cổng và cổng (cấu trúc: oxit silicon)/silicon đơn tinh thể ). Trong khu vực đo có kích thước lớn hơn 50 μm, độ dày màng được đo bằng nanotm 9010b từ nanometrics. Đối với các điểm đo có kích thước cổng dưới 100nm, quan sát phần dọc bằng cách quét kính hiển vi điện tử (SEM) Trong bài báo này, một phần của mẫu thu được bằng cách phân tách cơ học để thu được phần dọc của wafer; một phần khác của mẫu bị cắt một phần bởi chùm ion tập trung (FIB) để lộ phần dọc.

kết quả và thảo luận

P3 yêu cầu một bùn không chọn lọc

Vì yêu cầu về độ phẳng sau P3 rất nghiêm ngặt, nên việc mài P3 có xu hướng sử dụng bùn không chọn lọc. Slurry có tốc độ mài mòn đáng kể trên nitride silicon, oxit silicon và polysilicon. Đầu tiên, tốc độ mài của nitride silicon phải đủ cao để đảm bảo tiếp xúc hoàn toàn của cổng polysilicon. Nếu tốc độ đánh bóng của oxit silicon thấp hơn đáng kể so với silicon nitride và polysilicon, thì nó có thể khiến vùng rãnh bị lồi và xấu đi đáng kể với quá mức. Nếu tốc độ đánh bóng của polysilicon thấp hơn đáng kể so với silicon nitride và oxit silicon, thì sự khác biệt về chiều cao giữa cổng và rãnh rất nhạy cảm với không đủ hoặc quá mức. Việc sử dụng bùn không chọn lọc sẽ làm giảm sự khác biệt về chênh lệch chiều cao giữa cổng và rãnh do thời gian phay P3 khác nhau.

Quá trình P2 FA có thể làm giảm chênh lệch độ dày rộng của oxit silicon rãnh sau P3

Quá trình FA đã được sử dụng rộng rãi để cách ly trực tiếp rãnh nông (STI). FA có thể dừng lại trên bề mặt của silicon nitride và thể hiện độ phẳng đánh bóng tuyệt vời và khuyết tật lõm thấp. Tương tự như STI, việc mài ILD0 cũng bao gồm bước dừng trên bề mặt của nitride silicon. Mất nitride silicon cực thấp này và các khiếm khuyết oxit silicon rất thấp làm cho FA trở thành chìa khóa để kiểm soát độ dày WIW và độ dày trong quá trình mài ILD0. Trong vùng dày đặc, do kích thước tính năng nhỏ, các khiếm khuyết lõm thường thấp bất kể quá trình FA hay quá trình mài bùn có tính chọn lọc cao (HSS) (Hình 5). Tuy nhiên, ở vùng ngoại vi, kích thước tính năng có thể đạt tới 50 micron trở lên, quá trình mài HSS thường tạo ra các khiếm khuyết lõm đáng kể (> 200?), Trong khi quá trình mài FA vẫn duy trì các khuyết tật lõm thấp (<50?).

Do đó, sự khác biệt độ dày của oxit silicon rãnh mở rộng sau quá trình FA và quá trình HSS được so sánh, trước đây thấp hơn đáng kể so với sau này. Do P3 sử dụng bùn không chọn lọc, các khiếm khuyết có độ phân giải cao sau khi P2 trực tiếp dẫn đến sự khác biệt cao về độ dày rộng của oxit silicon rãnh sau P3 (Hình 5). Sự khác biệt về độ dày rộng sau P3 có thể được nhìn thấy rõ từ bức ảnh SEM của phần dọc của wafer.